主旨： 台積公司與開放創新平台夥伴合作首推業界最完整的5奈米 技術設計架構--協助客戶實現下一世代的矽晶設計，支援先進 的行動與高效能運算應用
股票代號：2330
公司名稱：台積電
發言時間：2019-04-03 20:58:45
說明：
1.事實發生日:108/04/03
2.公司名稱:台灣積體電路製造股份有限公司
3.與公司關係(請輸入本公司或子公司):本公司
4.相互持股比例:不適用
5.發生緣由:不適用
6.因應措施:不適用
7.其他應敘明事項:
台積公司今(3)日宣布，在開放創新平台(Open Innovation Platform, OIP)
之下推出5奈米設計架構的完整版本，協助客戶實現支援下一世代先進行動及
高效能運算應用產品的5奈米系統單晶片設計，目標鎖定具有高成長性的5G與
人工智慧市場。電子設計自動化及矽智財領導廠商與台積公司已透過多種晶
片測試載具合作開發並完成整體設計架構的驗證，包括技術檔案、製程設計
套件、工具、參考流程、以及矽智財。
台積公司5奈米製程已進入試產階段，能夠提供晶片設計業者全新等級的效能及功耗
最佳化解決方案，支援下一世代的高階行動及高效能運算應用產品。相較於台積公司
7奈米製程，5奈米創新的微縮功能在ARM Cortex-A72的核心上能夠提供1.8倍
的邏輯密度，速度增快15%，在此製程架構之下也產生出優異的SRAM及類比面積縮
減。5奈米製程享有極紫外光微影技術所提供的製程簡化效益，同時也在良率學習上
展現了卓越的進展，相較於台積公司前幾代製程，在相同對應的階段，達到了最佳的
技術成熟度。
台積公司完備的5奈米設計架構包括5奈米設計規則手冊、SPICE模型、製程設計套件、
以及通過矽晶驗證的基礎與介面矽智財，並且全面支援通過驗證的電子設計自動化工具
及設計流程。在業界最大設計生態系統資源的支持之下，台積公司與客戶之間已經展開
密集的設計合作，為產品設計定案、試產活動與初期送樣打下良好基礎。
台積公司研究發展與技術發展副總經理侯永清表示：「台積公司5奈米技術能夠提供客
戶業界最先進的邏輯製程，協助他們解決人工智慧及5G所帶動對於更多運算能力的需
求。在5奈米世代，設計與製程需要密切的共同最佳化，因此，我們與設計生態系統夥
伴緊密的合作，以確保在客戶需要時能夠提供經由驗證的矽智財組合與電子設計自動化
工具。我們總是秉持著為客戶服務的精神，協助他們在首次投片即獲得成功，並且加速
產品上市的時間。」
5奈米製程設計套件及電子設計自動化工具驗證
最新的5奈米製程設計套件目前已可取得用來支援生產設計，包括電路元件符號、參數
化元件、電路網表生成及設計工具技術檔案，能夠協助啟動整個設計流程，從客製化設
計、電路模擬、實體實作、虛擬填充、電阻電容擷取到實體驗證及簽核。
台積公司與設計生態系統夥伴合作，包括益華國際電腦科技(Cadence)、新思科技
(Synopsys)、Mentor Graphics、以及ANSYS，透過台積公司開放創新平台電子設計
自動化驗證專案來進行全線電子設計自動化工具的驗證，此驗證專案的核心涵蓋矽晶
為主的電子設計自動化工具範疇，包括模擬、實體實作(客製化設計、自動佈局與繞線)
、時序簽核(靜態時序分析、電晶體級靜態時序分析)、電子遷移及壓降分析(閘級與
電晶體級)、實體驗證(設計規範驗證、電路佈局驗證) 、以及電阻電容擷取。透過此
驗證專案，台積公司與電子設計自動化夥伴能夠實現設計工具來支援台積公司5奈米
設計法則，確保必要的準確性，改善繞線能力，以達到功耗、效能、面積的最佳化，
協助客戶充分利用台積公司5奈米製程技術的優勢。
5奈米設計流程
除了工具驗證之外，台積公司也攜手電子設計自動化夥伴完成更進一層的設計流程
驗證，採用真實的設計來為客製化與數位設計進行整合工具流程的驗證。流程驗證
著眼於利用電子設計自動化夥伴各自通過驗證的工具完成關鍵的設計實作要求。
驗證標準涵蓋工具
的功能準備就緒、穩健性、效能、實作與簽核工具之間的關聯性、以及與真實設計的設
計要求符合程度。透過完備的工具與流程的開發、改善及驗證，台積公司的客戶採用台
積公司5奈米製程技術能夠擁有最佳的解決方案將設計付諸實作，縮短設計周轉時間，
達到首次投片即成功的目標。此外，台積公司也提供參考流程支援行動及高效能運算應
用，針對新的設計方法以提升設計的品質與效率。
基礎矽智財與第三方矽智財
台積公司5奈米設計架構提供一個完備的矽智財組合，準備支援先進行動領域及高效能
運算應用的需求。基礎矽智財包括高密度及高效能的標準資料庫組與記憶體編譯器，
已可從台積公司及其矽智財生態系統夥伴取得。
台積公司矽智財夥伴也提供介面矽智財核心，支援行動運算及高效能運算，矽智財核心
，例如LPDDR或 MIPI PHY，皆已完成優化以支援行動解決方案，優化的企業專用
DDR PHY支援高效能運算專用的應用，其他的矽智財核心，例如USB及PCIe PHY，
則支援兩者。這些5奈米矽智財核心已準備就緒來支援初始設計，矽智財矽晶報告
已可從台積公司及其夥伴取得。
上市時程
目前客戶可經由TSMC Online下載整個台積公司5奈米設計架構。
Cadence總裁Aniruth Devgan博士表示：「基於與台積公司多年的緊密合作，
我們在5奈米系統單晶片的設計創新持續往前推進，涵蓋下一世代人工智慧及
5G的行動高效能運算及架構應用領域，我們也提升工具的機器學習能力來
改善功耗、效能及面積的結果。為了進一步支援台積公司5奈米設計架構的
生產版本，Cadence已經通過台積公司最新的5奈米1.0版本驗證過程，
並且提供矽智財及整合的工具、流程及方法，來支援傳統與雲端環境，
包括台積公司的開放創新平台虛擬設計環境，以確保客戶能夠擁有無間縫的
使用者經驗。許多共同客戶已採用Cadence的工具、流程與矽智財進行全面性的
生產開發，成功的完成了5奈米生產的產品設計定案。」
Mentor IC EDA部門執行副總Joe Sawicki表示：「Mentor很榮幸再次與
台積公司緊密合作，採用台積公司領先業界的5奈米製程技術來協助共同客戶
迅速的實現設計並推出先進的積體電路。我們的類比FastSPICE及Calibre
實體驗證平台已被台積公司5奈米早期客戶採用，經由台積公司驗證的相同工具
組合目前也被需要先進5奈米技術的公司所採用，推出創新的積體電路來支援行動、
高效能運算、汽車、人工智慧、以及物聯網市場。」
Synopsys設計事業群共同總經理Sassine Ghazi表示：「我們與台積公司
在5奈米製程技術的堅強夥伴關係涵蓋了廣泛的設計風格在低電壓環境下能夠成功的
提升與優化效能、功耗與面積。透過及早且深入的合作模式，加上我們在經由
台積公司驗證的數位、簽核及客製化/類比產品上積極的研發創新，讓我們的
共同客戶能夠立刻且有信心的與我們進行高品質5奈米設計生產的合作。
採用Synopsys的Fusion Design平台及Design Ware矽智財，設計業者能夠壓縮
具有競爭力的高效能運算設計的時程，鎖定5G行動及人工智慧市場。」
1.事實發生日:108/04/03
2.公司名稱:台灣積體電路製造股份有限公司
3.與公司關係(請輸入本公司或子公司):本公司
4.相互持股比例:不適用
5.發生緣由:不適用
6.因應措施:不適用
7.其他應敘明事項:
台積公司今(3)日宣布，在開放創新平台(Open Innovation Platform, OIP)
之下推出5奈米設計架構的完整版本，協助客戶實現支援下一世代先進行動及
高效能運算應用產品的5奈米系統單晶片設計，目標鎖定具有高成長性的5G與
人工智慧市場。電子設計自動化及矽智財領導廠商與台積公司已透過多種晶
片測試載具合作開發並完成整體設計架構的驗證，包括技術檔案、製程設計
套件、工具、參考流程、以及矽智財。
台積公司5奈米製程已進入試產階段，能夠提供晶片設計業者全新等級的效能及功耗
最佳化解決方案，支援下一世代的高階行動及高效能運算應用產品。相較於台積公司
7奈米製程，5奈米創新的微縮功能在ARM Cortex-A72的核心上能夠提供1.8倍
的邏輯密度，速度增快15%，在此製程架構之下也產生出優異的SRAM及類比面積縮
減。5奈米製程享有極紫外光微影技術所提供的製程簡化效益，同時也在良率學習上
展現了卓越的進展，相較於台積公司前幾代製程，在相同對應的階段，達到了最佳的
技術成熟度。
台積公司完備的5奈米設計架構包括5奈米設計規則手冊、SPICE模型、製程設計套件、
以及通過矽晶驗證的基礎與介面矽智財，並且全面支援通過驗證的電子設計自動化工具
及設計流程。在業界最大設計生態系統資源的支持之下，台積公司與客戶之間已經展開
密集的設計合作，為產品設計定案、試產活動與初期送樣打下良好基礎。
台積公司研究發展與技術發展副總經理侯永清表示：「台積公司5奈米技術能夠提供客
戶業界最先進的邏輯製程，協助他們解決人工智慧及5G所帶動對於更多運算能力的需
求。在5奈米世代，設計與製程需要密切的共同最佳化，因此，我們與設計生態系統夥
伴緊密的合作，以確保在客戶需要時能夠提供經由驗證的矽智財組合與電子設計自動化
工具。我們總是秉持著為客戶服務的精神，協助他們在首次投片即獲得成功，並且加速
產品上市的時間。」
5奈米製程設計套件及電子設計自動化工具驗證
最新的5奈米製程設計套件目前已可取得用來支援生產設計，包括電路元件符號、參數
化元件、電路網表生成及設計工具技術檔案，能夠協助啟動整個設計流程，從客製化設
計、電路模擬、實體實作、虛擬填充、電阻電容擷取到實體驗證及簽核。
台積公司與設計生態系統夥伴合作，包括益華國際電腦科技(Cadence)、新思科技
(Synopsys)、Mentor Graphics、以及ANSYS，透過台積公司開放創新平台電子設計
自動化驗證專案來進行全線電子設計自動化工具的驗證，此驗證專案的核心涵蓋矽晶
為主的電子設計自動化工具範疇，包括模擬、實體實作(客製化設計、自動佈局與繞線)
、時序簽核(靜態時序分析、電晶體級靜態時序分析)、電子遷移及壓降分析(閘級與
電晶體級)、實體驗證(設計規範驗證、電路佈局驗證) 、以及電阻電容擷取。透過此
驗證專案，台積公司與電子設計自動化夥伴能夠實現設計工具來支援台積公司5奈米
設計法則，確保必要的準確性，改善繞線能力，以達到功耗、效能、面積的最佳化，
協助客戶充分利用台積公司5奈米製程技術的優勢。
5奈米設計流程
除了工具驗證之外，台積公司也攜手電子設計自動化夥伴完成更進一層的設計流程
驗證，採用真實的設計來為客製化與數位設計進行整合工具流程的驗證。流程驗證
著眼於利用電子設計自動化夥伴各自通過驗證的工具完成關鍵的設計實作要求。
驗證標準涵蓋工具
的功能準備就緒、穩健性、效能、實作與簽核工具之間的關聯性、以及與真實設計的設
計要求符合程度。透過完備的工具與流程的開發、改善及驗證，台積公司的客戶採用台
積公司5奈米製程技術能夠擁有最佳的解決方案將設計付諸實作，縮短設計周轉時間，
達到首次投片即成功的目標。此外，台積公司也提供參考流程支援行動及高效能運算應
用，針對新的設計方法以提升設計的品質與效率。
基礎矽智財與第三方矽智財
台積公司5奈米設計架構提供一個完備的矽智財組合，準備支援先進行動領域及高效能
運算應用的需求。基礎矽智財包括高密度及高效能的標準資料庫組與記憶體編譯器，
已可從台積公司及其矽智財生態系統夥伴取得。
台積公司矽智財夥伴也提供介面矽智財核心，支援行動運算及高效能運算，矽智財核心
，例如LPDDR或 MIPI PHY，皆已完成優化以支援行動解決方案，優化的企業專用
DDR PHY支援高效能運算專用的應用，其他的矽智財核心，例如USB及PCIe PHY，
則支援兩者。這些5奈米矽智財核心已準備就緒來支援初始設計，矽智財矽晶報告
已可從台積公司及其夥伴取得。
上市時程
目前客戶可經由TSMC Online下載整個台積公司5奈米設計架構。
Cadence總裁Aniruth Devgan博士表示：「基於與台積公司多年的緊密合作，
我們在5奈米系統單晶片的設計創新持續往前推進，涵蓋下一世代人工智慧及
5G的行動高效能運算及架構應用領域，我們也提升工具的機器學習能力來
改善功耗、效能及面積的結果。為了進一步支援台積公司5奈米設計架構的
生產版本，Cadence已經通過台積公司最新的5奈米1.0版本驗證過程，
並且提供矽智財及整合的工具、流程及方法，來支援傳統與雲端環境，
包括台積公司的開放創新平台虛擬設計環境，以確保客戶能夠擁有無間縫的
使用者經驗。許多共同客戶已採用Cadence的工具、流程與矽智財進行全面性的
生產開發，成功的完成了5奈米生產的產品設計定案。」
Mentor IC EDA部門執行副總Joe Sawicki表示：「Mentor很榮幸再次與
台積公司緊密合作，採用台積公司領先業界的5奈米製程技術來協助共同客戶
迅速的實現設計並推出先進的積體電路。我們的類比FastSPICE及Calibre
實體驗證平台已被台積公司5奈米早期客戶採用，經由台積公司驗證的相同工具
組合目前也被需要先進5奈米技術的公司所採用，推出創新的積體電路來支援行動、
高效能運算、汽車、人工智慧、以及物聯網市場。」
Synopsys設計事業群共同總經理Sassine Ghazi表示：「我們與台積公司
在5奈米製程技術的堅強夥伴關係涵蓋了廣泛的設計風格在低電壓環境下能夠成功的
提升與優化效能、功耗與面積。透過及早且深入的合作模式，加上我們在經由
台積公司驗證的數位、簽核及客製化/類比產品上積極的研發創新，讓我們的
共同客戶能夠立刻且有信心的與我們進行高品質5奈米設計生產的合作。
採用Synopsys的Fusion Design平台及Design Ware矽智財，設計業者能夠壓縮
具有競爭力的高效能運算設計的時程，鎖定5G行動及人工智慧市場。」
沒有留言:
張貼留言